Olivetti PCS 386SX

Intel 80386SX a 16 MHz con cero estados de espera y bus externo de datos de 16 bits; Intel 80387SX a 16 MHz opcional.

1 MB de serie, ampliable a 8 MB en placa y 16 MB en el sistema; la BIOS prueba memoria base y extendida y guarda la configuración en CMOS de 128 bytes.

Paradise PVGA1A integrada con 256 KB; firmware de vídeo OVC 1.06 integrado en el conjunto de BIOS conocido.

IDE/ATA integrado. Las configuraciones comerciales montan dos disqueteras de 1,44 MB, o una disquetera con disco duro de 20, 40 o 100 MB. El folleto no identifica modelos concretos de disco.

Componentes confirmados en la placa: conjunto de tres chips Headland HT101SX + HT113 + GC102-PC. BluMach los modela como tres dispositivos separados y ya no reutiliza internamente el núcleo HT18/HT21.

No se ha localizado la hoja de datos exacta del HT101SX/HT113. La placa y dos familias BIOS independientes confirman la interfaz de memoria, shadow y EMS del 80386SX. BluMach asigna al HT113 el controlador de memoria visible para el firmware, conserva el HT101SX como encapsulado controlador del sistema y modela GC102-PC como buffer de datos transparente; este reparto es explícito y podrá sustituirse si la documentación primaria o trazas de hardware demuestran otro.

Tanto la BIOS Phoenix 1.14 del PCS 386SX como otra BIOS conservada para HT101SX programan 1ECh–1EFh: datos del mapa EMS, índice de configuración, dirección del mapa EMS y datos de configuración. Ninguna accede al puerto A20 rápido 92h, por lo que el chipset dedicado no lo instala.

TI TL16C451FN: un UART compatible TL16C450 y una interfaz de impresora Centronics bidireccional. BluMach modela directamente esa descomposición documentada y retira la aproximación PC87310 ajena a la placa.

Western Digital WD37C65CJM, representado por el núcleo FDC AT compatible uPD765 de BluMach bajo la identidad del componente real.

BIOS 1.14 con OVC 1.06 integrado.

El Extended Setup (F1–F10) guarda en la CMOS el reloj, el disco (12h), las disqueteras A y B (10h), el vídeo (14h/1Ch), la shadow RAM (ninguna, BIOS, VGA o ambas), la velocidad del test de RAM, el reparto entre memoria extendida y EMS, las frecuencias RAM/IO/coprocesador (16/8/16, 16/16/16 u 8/8/8 MHz), la repetición del teclado, la contraseña y el idioma del teclado. Comprobado en BluMach: la frecuencia se conserva y 8/8/8 reduce de forma aproximada la velocidad de la memoria. La opción de E/S a 16 MHz se guarda, pero la BIOS no la aplica. La conservación de shadow, EMS y unidad B está pendiente de comprobar.

El Customer Test permite comprobar memoria, reloj, controladores y periféricos; el módulo U_MGR de la copia conservada se bloquea y se mantiene bajo investigación para descartar daño del disquete o una incompatibilidad de emulación.

Dos imágenes LOW/HIGH de 64 KB se entrelazan byte a byte para formar 128 KB en E0000h–FFFFFh. El checksum global de ocho bits es cero. Los primeros 24 KB contienen OVC 1.06.

En F000:37C6 (físico F37C6h), Phoenix envía AEh al 8042, espera OBF en 64h y exige recibir 3Bh por 60h. El 8042 genérico solo habilitaba el teclado y dejaba la BIOS esperando; BluMach encola una única respuesta 3Bh específica de esta máquina.

El selector está en 68h y los datos/estado en 6Ah, con 6Ch adicional. Phoenix 1.14 verifica escrituras 55h/AAh y espera que la lectura de 6Ah aplique XOR 20h; con selector 00h, la escritura no debe quedar almacenada. El reset caliente restaura 04h/04h/FFh.

El dispositivo HT113 provisional gobierna en exclusiva la memoria convencional, la relocalización de 384 KB, shadow RAM y EMS. Con CR0 bit 2 a cero, los 384 KB ocultos por el espacio superior se relocalizan por encima de 1 MB. La BIOS 1.14 no contiene la prueba RAM-REMAPPING 60000h/80000h del PCS 286; se retiraron ese alias y el remapeo AT genérico porque se solapaban con los mapas del controlador.

CMOS Phoenix de 128 bytes. La BIOS 1.14 codifica el vídeo interno 80x25 con bits de vídeo 00h en CMOS 14h y 20h en CMOS 1Ch; el externo 80x25 usa 20h en 14h y 00h en 1Ch. El 80387SX actualiza el bit 1 de 14h y cada cambio obliga a recalcular el checksum 10h–2Dh.

OVC 1.06 está integrado en la BIOS de sistema y controla la PVGA1A integrada de 256 KB; por ello el dispositivo no monta una ROM Paradise externa en C0000h.

Emulación parcial utilizable: POST de la BIOS 1.14 y arranque de MS-DOS con 1, 2, 4 y 8 MB; Built-In Set-Up, vídeo interno PVGA1A/OVC 1.06, teclado, CMOS/RTC, disquetera y diagnóstico del 80387SX opcional. La autoprueba del IOC02 pasa. Una sonda instrumentada a la entrada del reset del 8042 confirma que CRI, MAR, CR0–CR4 y los MR sobreviven al reset caliente, mientras que el reset duro restaura los valores de encendido.

Estado: parcial y arrancable, no exacto ciclo a ciclo. La instalación, la persistencia y el segundo arranque IDE siguen pendientes. No son públicas la hoja de datos exacta del HT101SX/HT113 ni la ROM original del M5L8042, por lo que el reparto de registros y el protocolo de teclado son modelos funcionales derivados de la BIOS. Falta validar el cableado de paridad/NMI del GC102-PC, el reset caliente del HT113 físico y el paginado EMS. Todavía no se ha hecho una campaña amplia de compatibilidad de software. El módulo U_MGR conservado se bloquea, pero su historial de disco y la detección de DOS/Barrotes_1310 impiden atribuirlo por ahora a un fallo del emulador. El modo de bloqueo del teclado por contraseña no está emulado y la velocidad de repetición del teclado la marca el equipo anfitrión.